Розробка топології і конструкції гібридної інтегральної схеми типу Підсилювач НЧ К2УС372quo
СОДЕРЖАНИЕ: Розробка топології і конструкції гібридної інтегральної схеми типу «Підсилювач НЧ К2УС372» ПОЯСНЮВАЛЬНА ЗАПИСКА До курсової роботи з дисципліни «Основи мікро- та наноелектроніки»Розробка топології і конструкції гібридної інтегральної схеми типу «Підсилювач НЧ К2УС372»
ПОЯСНЮВАЛЬНА ЗАПИСКА
До курсової роботи з дисципліни
«Основи мікро- та наноелектроніки»
Одеса 2010р.
Зміст
Вступ
1. Загальний опис, призначення та область застосування ІС, що проектується
2. Аналіз завдання
3. Вибір технологічного процесу
4. Вибір матеріалу
5. Розрахунок товстоплівкових резисторів
6. Визначення розмірів плати
7. Розробка топології і мікросхеми
Висновок
Список літератури
Вступ
Сучасний етап розвитку радіоелектроніки характеризується широким використанням інтегральних мікросхем в усіх радіотехнічних системах. Це пов’язано із значним ускладненням вимог і задач, які вирішуються РЕА, що призвело до росту числа елементів в ній. В цих умовах важливого значення набувають проблеми підвищення надійності апаратури та її елементів і мікромініатюризації електрорадіоелементів та самої апаратури. Ці проблеми успішно вирішуються застосуванням мікроелектроніки. Мікроелектроніка – це розділ електроніки, який охоплює дослідження та розробку якісно нового типу електронних апаратів, інтегральних мікросхем та принципів їх використання.
Основна задача курсового проекту – розрахунок і розробка топології і конструкції функціональних вузлів радіоелектронної апаратури (РЕА) у виді гібридних інтегральних схем (ГІС) і мікро збірок (МЗБ), а також технологічного маршруту їхнього виробництва відповідно до заданої в технічному завданні (ТЗ) принципової електричної схеми.
Мікроелектроніка характеризується тим, що замість виготовлення окремих деталей, з яких будується радіотехнічний пристрій чи апаратура виготовляють окремі функціональні вузли – мікросхеми. Формування інтегральної мікросхеми в мікрооб’ємі твердого тіла та електронного машинобудування на основі нової технології.
Гібридна інтегральна схема – це мікросхема, яка створюється на поверхні діелектричної підкладки, що виконує функції механічного носія і іноді тепловідводу. На параметри елементів і компонентів схеми підкладка не впливає.
Метою даної курсової роботи є закріплення отриманих теоретичних знань і придбання практичних навичок рішення інженерних задач по проектуванню мікроелектронних виробів.
1. Загальний опис, призначення та область застосування ІС, що проектується
Мікросхема К2УС372 являє собою підсилювач низької частоти. Схема забезпечує вихідну потужність 3 Вт. Номінальна напруга живлення мікросхеми плюс 12 В. Допустимі відхилення напруги живлення від номінального плюс 3 В, мінус 4,8 В.
Електричні параметри мікросхеми К2УС372 при Uдж.ж.=12,8В і Rн=3,9Ом приведені в таблиці 1.
Таблиця 1
2. Аналіз завдання
Основна задача даної курсової роботи полягає в розробці конструкції інтегральної мікросхеми і технологічного напрямку її виробництва згідно із заданою у технічному завданні принциповою електричною схемою.
Об’єкт проектування – гібридна мікросхема. В порівнянні із напівпровідниковими інтегральними схемами гібридні мікросхеми, із погляду виробника, мають ряд переваг:
1) забезпечують широкий діапазон номінальних значень параметрів;
2) менші межі допусків і кращі електричні характеристики пасивних елементів
В якості навісних компонентів в ГІС використовуються мініатюрні конденсатори, резистори, котушки індуктивності, дроселі, трансформатори. В даному завданні навісними компонентами є транзистори.
Наявність певного числа контактних зварних з’єднань обумовлює меншу надійність ГІС у порівнянні із напівпровідниковою. Проте можливість проведення попередніх іспитів і відбору активних і пасивних навісних компонентів дозволяє створити ГІС і мікро збірки достатньо високої надійності. В даній курсовій роботі об’єктом проектування є підсилювач НЧ К2УС372, який містить в собі 15 резисторів, 5 транзисторів. Електрична принципова схема наведена у додатку Б. Технологія виготовлення даної ГІС товстоплівкова. Вихідні дані наведені у таблиці 2.
Таблиця 2
| Позначення на схемі | Найменування та тип | Дані | Кіл. | Примітка |
| R1 | Резистор 15К Ом | 5,4 мВт | 1 | |
| R2,6 | Резистор 5К Ом | 1,8 мВт | 2 | |
| R3 | Резистор 45 Ом | 10 мВт | 1 | |
| R4 | Резистор 850 Ом | 10мВт | 1 | |
| R5 | Резистор 10К Ом | 2 мВт | 1 | |
| R7 | Резистор 2,9К Ом | 1 мВт | 1 | |
| R8 | Резистор 20К Ом | 8 мВт | 1 | |
| R9 | Резистор 100 Ом | 1 мВт | 1 | |
| R10,12 | Резистор 4К Ом | 12 мВт | 2 | |
| R11 | Резистор 3К Ом | 8,8 мВт | 1 | |
| R13,15 | Резистор 25 Ом | 5мВт | 2 | |
| R14 | Резистор 1,5К Ом | 20 мВт | 1 | |
| VT1 | Транзистор КТ-331 Б | 1 | Навісний | |
| VT2 | -//- | 1 | -//- | |
| VT3 | -//- | 1 | -//- | |
| VT4 | -//- | 1 | -//- | |
| VT5 | -//- | 1 | -//- |
3. Вибір технологічного процесу
Суть товстоплівкової технології полягає в тому, що на діелектричну підкладку через трафарет послідовно наносять і вжигають шари різних провідникових, резистивних і діелектричних паст. В результаті отримують шари заданої конфігурації, які служать для формування провідників, резисторів і конденсаторів товстоплівкової мікросхеми. В якості матеріалу підкладки, як правило, використовують кераміку з розвиненою шорсткою поверхнею для підвищення сил зчеплення плівки з підкладкою.
За технологічним принципом виготовлення гібридних інтегральних мікросхем ділять на товстоплівкові і тонкоплівкові. При виготовленні товстоплівкових мікросхем на ізолюючу підкладку наносять через сітку-трафарет провідникові, резистивні і діелектричні композиції з подальшим вжиганням (резистори, конденсатори, індуктивності, провідники). Товщина плівок, що наносяться, створюючих елементи мікросхеми, складає одиниці і десятки мікрометрів.
Процес виготовлення товстоплівкових мікросхем починають з підготовки поверхні підкладки і трафаретів, потім на підкладку наносять необхідний малюнок шарів. Після кожного циклу нанесення відповідного шару останній обпалюють для закріплення його на підкладці і надання заданих властивостей матеріалу шару.
При температурі близько 700 С паста вжигається в керамічну підкладку. Для виготовлення товстоплівкових схем окрім провідникової пасти використовуються резистивні і діелектричні пасти, які також обпалюються. Транзистори і діоди (безкорпусні або в корпусах) приєднуються до контактних площадок на підкладці мікросхеми.
4. Вибір матеріалу
У мікросхемі використовуються резистори різного номіналу, тому вибираються різні резистивні пасти з додатку А для забезпечення необхідного опору. Для цього розбиваємо резистори на три групи (таблиця 3).
Таблиця 3
| 1 група | 2 група | 3 група | ||||||
| Назва | Опір | Потужність | Назва | Опір | Потужність | Назва | Опір | Потужність |
| R3 | 45 Ом | 10 мВт | R2,6 | 5КОм | 1,8 мВт | R1 | 15КОм | 5,4 мВт |
| R9 | 100 Ом | 1 мВт | R4 | 850 Ом | 5 мВт | R5 | 10КОм | 2 мВт |
| R13,15 | 25 Ом | 5 мВт | R7 | 2,9КОм | 1 мВт | R8 | 20КОм | 8 мВт |
| R10,12 | 4КОм | 12 мВт | ||||||
| R11 | 3КОм | 8,8 мВт | ||||||
| R14 | 1,5КОм | 20 мВт | ||||||
Для кожної групи визначають оптимальне значення питомого опору резистивної пасти за виразом:
(1)
де 
– номінал і-го резистора,
n – число резисторів.
Резистивна паста для першої групи вибирається на основі розрахунку:
Резистивна паста для другої групи вибирається на основі розрахунку:
Резистивна паста для третьої групи вибирається на основі розрахунку:
За розрахованим значеннямви 
обирають відповідно додатку А пасту із питомим опором, найближчим до розрахованого.
Резистивна паста для розробки резисторів першої групи ПР-100:
, 
, 
Резистивна паста для розробки резисторів другої групи ПР-3к:
, ,
Резистивна паста для розробки резисторів третьої групи ПР-20:
, , .
Провідникова паста ПП-3 товщина шару 15..25 мкм
Сіталова підложка.
5. Розрахунок товстоплівкових резисторів
З огляду на особливості товстоплівкової технології, усі товстоплівкові резистори виготовляють із підгонкою, у звязку з чим резистори не розраховують на точність.
Мінімальний розмір резистора, обумовлений можливостями товстоплівкової технології, знаходять за даними конструктивно-технологічних обмежень на резистори.
Резистори розташовав на обох сторонах плати, не більш трьох резистивних прошарків на одній стороні. Всі резистори мають прямокутну форму. Не використовую резистори з коефіцієнтом форми більш як 5-6 і менш 0,2.
Вихідні дані для розрахунку: номінальне значення опору резистора Ri кОм; потужність розсіювання Рi мВт; відносна похибка виготовлення резисторів до підгонки 
(визначають із технологічних обмежень); максимально допустима питома потужність розсіювання резистивної плівки мінімальні розміри резистора b min x l min; крок координатної сітки.
Послідовність розрахунку товстоплівкових резисторів
1. Визначають коефіцієнт форми:
(2)
Знайдемо 
для кожного резистора:
(Kф
1) 
(Kф
1) 
(Kф
1) 
(Kф
1) 
( Kф
1)
( Kф
1)
(Kф
1)
2. Знаходимо КР - коефіцієнт запасу потужності, що враховує підгонку резистор
(3)
де 
– відносна похибка (= 10 %)
3. Ширина резистора прямокутної форми 
, має бути не меншою, ніж найбільше значення одного з двох розмірів:
(4)
де 
- мінімальна ширина резистора обумовлена можливостями товстоплівкої технології (=0,8 мм).
Ширина резистора з умов забезпечення заданої потужності
(5)
де 
- коефіцієнт запасу потужності, що враховує підгонку резистора.
4. Довжина резистора
(6)
Розрахункові значення і 
коригують. За довжину l ширину b резистора приймають значення, найближчі до розрахункового вбік зменшення опору резистора
i кратні кроку або половині кроку координатної сітки з урахуванням масштабу креслення топології. По відкоректованому значенню довжини резитора l у залежності від ширини b із графіків коригування довжин резисторів для урахування розтікання паст (додаток А) знаходять виправлене значення довжини резистора 
з урахуванням розтікання паст.
Для резисторів, що мають 
, розрахунок починають із визначення довжини за аналогією з приведеними формулами:
(7)
. (8)
Приймаючи 
=0,8 мм
. (9)
Для резисторів, що мають :
Приймаємо довжину всіх резисторів як 
=0,8 мм.
Тоді ширина резисторів:
Для резисторів, що мають 
:
Приймаємо ширину всіх резисторів як =0,8 мм.
Тоді довжина резисторів:
Також розрахунки проводились за допомогою програми. Результат та текст програми наведені у додатку А.
4. Довжина резистора з урахуванням перекриття
, (10)
де 
- мінімальний розмір перекриття, обумовлений за даними конструктивно-технологічних обмежень технології; звичайно значення беруть таке, що дорівнює ширині провідника (
).
За допомогою графіків коригування довжин резисторів для урахування розтікання паст (додаток А) знаходимо виправлене значення довжини резистора 
:
Довжина резистора з урахуванням перекриття:
5. Площа резистора
(11)
Оптимальне число паст визначають з умови, коли площа, що займається всіма резисторами на платі, буде мінімальною. Якщо виявиться, що при збільшенні числа паст виграш у площі незначний або розміри плати достатні, то доцільно зупинитися на меншому числі паст, При цьому похибка виготовлення резисторів буде тим меншою, чим менше форма резистора відрізняється від квадрата.
Розрахунки проведенні і занесені до таблиці 4.
Таблиця 4 Розраховані розміри резисторів
| 1 група |  |
 |
 |
 |
 |
|
| R3 | 0,8 | 1,8 | 0,45 | 1,2 | 1,6 | 2,16 |
| R9 | 0,8 | 0,8 | 1 | 0,8 | 1,2 | 0,96 |
| R13,15 | 0,8 | 3,2 | 0,25 | 0,8 | 1,2 | 3,84 |
| 2 група | ||||||
| R2,6 | 1,2 | 0,8 | 1,6 | 1,2 | 1,6 | 1,28 |
| R4 | 0,8 | 2,9 | 0,28 | 0,8 | 1,2 | 3,48 |
| R7 | 0,8 | 0,8 | 0,96 | 0,8 | 1,2 | 0,96 |
| R10,12 | 1,0 | 0,8 | 1,3 | 1,1 | 1,5 | 1,2 |
| R11 | 0,8 | 0,8 | 1 | 0,8 | 1,2 | 0,96 |
| R14 | 0,8 | 1,6 | 0,5 | 0,8 | 1,2 | 1,92 |
| 3 група | ||||||
| R1 | 0,8 | 1,1 | 0,75 | 0,8 | 1,2 | 1,32 |
| R5 | 0,8 | 1,6 | 0,5 | 0,8 | 1,2 | 1,92 |
| R8 | 0,8 | 0,8 | 1 | 0,8 | 1,2 | 0,96 |
6. Перевірка розрахунку резисторів
Для перевірки знаходять дійсну питому потужність і площу резистора. Резистор спроектований задовільно, якщо питома потужність розсіювання 
не перевищує припустимого значення Р0
:
(12)
Всі резистори спроектовані задовільно, так як питома потужність розсіювання не перевищує припустимого значення Р0.
6. Визначення розмірів плати
Площу плати, необхідну для розміщення топологічної тури ІС, визначають, виходячи з того, що корисна площа плати, що займається елементами, компонентами і контактними площадками, дещо менше її загальної площі, що обумовлено технологічними вимогами й обмеженнями. З цією метою приймають коефіцієнт використання плати КS , значення якого в залежності від складності схеми і засобу її виготовлення становить 2...3.
Загальна площа плати:
(13)
де n1 - кількість плівкових резисторів;
- площа i-го резистора;
n2 - кількість плівкових конденсаторів;
-площа j-го конденсатора;
n3 - кількість компонентів (навісних транзисторів, ІС, конденсаторів, діодів, резисторів, трансформаторів тощо);
-площа r-го компонента;
n4 - кількість контактних площадок;
-площа l-ої контактної площадки.
Площу, що займають компоненти, визначають за їхніми габаритними кресленнями і довідковими даними. Площа, що займається елементом, залежить також і від засобу його монтажу. Оскільки транзистори виконуються навісним монтажем, тобто S-транзистора не буде включена в загальну формулу підкладки, вони будуть розташовані на стрічці, яку приклеюють до підкладки:
(14)
де 
площа резисторів;
кількість транзисторів;
площа внутрішніх контактних площадок;
3 – кількість виводів транзистора;
кількість виводів мікросхеми;
площа зовнішніх контактних площадок.
Розраховану площу плати заокруглюють до площі, найближчої з рекомендованого ряду (додаток А), що дозволяє орієнтовно визначити конструктивні ознаки корпуса ІС, за якими вибирають типорозмір придатного корпуса з числа нормалізованих.
Типорозмір №8.
Довжина l=16мм Ширина b=12 мм 16х12 мм
Остаточні розміри плати встановлюють після проектування топологічної схеми на етапі розробки конструкції ІС.
7. Розробка топології мікросхеми
Bибip форми i розміщення плівкових елементів i навісних компонентів проводить на основікомутаційної схеми, даних про форму, розміри підкладки, плівкових елементів i компонентів з урахуванням конструктивних, електричних i технологічних даних, вимог i обмежень. Послідовність дій при виконанні цього етапу повинна чітко визначатись i як правило, носити індивідуальний характер, заснований на досвіді розроблювача. Розробку топології - схеми розташування елементів на платі з урахуванням ycix вимог виконують у два прийоми: спочатку розробляють ескізний варіант топології, а потім - оригінал, елементи в пpoцeci їхнього розміщення на площі заданих poзмірів креслять на міліметрівці в масштабі 10:1 або 20:1. При цьому плівкові елементи повинні мати, як правило, прямокутну форму.
Елементи i компоненти розміщують у відповідності зi схемою комутаційних зєднань, рекомендується послідовно-паралельний метод креслення, починаючи з групи елементів, розташованих в одному з кутів плати. Грані елементів і компонентів розташовують уздовж координатної сітки. Надання елементам форм, що складаються з відрізків прямих непаралельних осям координат, припустимо в тих випадках, коли це призводить до значного спрощення форми елемента.
При розміщенні необхідно ощадливо використовувати площу плати, дотримуючись при цьому обмеження у мінімально допустимих розмірах між елементами, компонентами і краєм плати.
Всі елементи і компоненти забезпечують контактними площадками, положення і розміри яких повинні відповідати конструктивно-технологічним вимогам і обмеженням. Розташування периферійних контактних площадок повинно відповідати виводам корпуса. Після остаточного розміщення елементів і компонентів зафарбовують кожний прошарок у різноманітні кольори або виконують різноманітне штрихування.
Якщо після розміщення всіх елементів залишилася значна незайнята площа плати, рекомендується перейти на менший розмір плати. Якщо розмір плати не змінюється і дозволяє її площа, то в останній варіант топології вносять зміни, щоб додати накресленим елементам більш простої форми, забезпечити зручність при проведенні складальних операцій, збільшити розміри контактних площадок і ширину провідників, розширити допуски на суміщення прошарків і збільшити відстані між елементами і т. ін.
Комутаційну схему розробляють на основіпринципової електричної схеми, переліку елементів, загальних конструктивних вимог, спеціальних електричних i конструктивних вимог. До останніх частішевідносять вимоги по розташуванню контактних площадок (рознесення входу i виходу, порядок i місце розташування периферійних контактних площадок, а також вимоги по мінімізації проходження електричних сигналів i паразитних звязків між конкретними елементами i провідниками).
Звичайно застосовують такий порядок розробки комутаційної схеми:
1)із принципової схеми виключають уci навісні компоненти, а їхні виводи замінюють контактними площадками;
2)розташовують yci контактні площадки з максимальним урахуванням ycix схемотехнічних i конструкторських вимог (розташування виводів, розміщення транзисторів i т.д.);
3)розташовують інші елементи (зберігаючи їхнє схемне позначення), приєднуючи, їх до контактних площадок відповідно до принципової схеми;
4)аналізують отриману комутаційну схему з метою її спрощення i зменшення числа перетинань
Для зменшення числа перетинань плівкових провідників, що є потенційно слабкими місцями плівкової мікросхеми, використовують такі прийоми:
• переміщення перетинання в те місце схеми, де воно реалізується не у вигляді перетинання двох плівкових, а у вигляді перетинання плівкового i навісного провідників (периферійні контактні площадки розміщують на деякій відстані від краю, а між краєм підкладки i площадками прокладають плівковіпровідники; пропускають плів корни провідник між контактними площадками, до яких приєднують виводи транзистора. Плівковий провідник у місці його перетинання з навісним провідником повинен бути покритий прошарком ізоляції;
• варіювання розташування навісних компонентів;
• деяке переміщення контактних площадок; у пpoцeci розробки комутаційної схеми контакті площадки можна нумерувати довільно. Контактні площадки нумерують остаточно після розробки топологиї; в при реалізації мікросхем на декількох платах раціональний розподіливши елементів між платами за принципом зменшення звязків між платами, але з урахуванням вимоги технологічності конструкції.
Спроектована топологія повинна:
1) відповідати принциповій електричній схемі;
2) задовольняти всі запропоновані конструктивні вимоги;
3) задовольняти всі технологічні вимоги і обмеження, обумовлений методом виготовлення;
4) забезпечувати можливість експериментальної перевірки електричних параметрів елементів схеми;
5) задовольняти усі висунуті електричні вимоги;
6) розташувати елементи на платі так, щоб забезпечити нормальну роботу схеми при заданому конструктивному виконанні і при заданих зовнішніх кліматичних впливах;
7)складатися таким чином, щоб для виготовлення мікросхеми застосовувалась найбільш проста і дешева технологія;
8) забезпечувати, по можливості, максимальне використання площі.
У тому випадку, якщо розрахунки показують значний вплив паразитних звязків або нагрівання мікросхеми вище допустимого рівня, у топологію вносять відповідні зміни.
Спроектована топологія відповідає принциповій електричній схемі підсилювача К2УС372. У ході проектування топології були дотримані всі технічні обмеження обумовлені товстоплівковою технологією виготовлення; поетапно були усунуті недоліки топології, що проектується, а саме перетини провідників, їх невиправдані перегини, не раціональне розміщення елементів. Топологія задовольняє всім конструктивним та електричним вимогам. Елементи розміщені на платі рівномірно і забезпечують роботу схеми.
У результаті коригування й уточнень ескізів топології був розроблений остаточний варіант топології - оригінал, що задовольняє вимогам. Топологічне креслення зображене у додатку Б.
Висновок
В результаті виконання курсової роботи було розроблено топологію підсилювача низької частоти К2УС372.
Для цього були розраховані геометричні розміри пасивних елементів (резисторів) з урахуванням їх опору та потужності; обрані матеріали резистивних плівок та перевірено правильність цього вибору.
Маючи значення розмірів резисторів та навісних компонентів (транзисторів) була підрахована площа підкладки ІМС з урахуванням зовнішніх та внутрішніх КП, яка становить
За розрахованим значення обрано 8-ий типорозмір підкладки згідно стандартам
(
)
Список літератури
1. Методичні вказівки до курсового проектування з дисциплін “Основи мікроелектроніки”, “Основи нано- та мікроелектроніки” для студентів спеціальностей 8.091001, 8.091003, 8.080402 денної форми навчання / Укл.: О.В.Андріянов, В.А.Мокрицький, - Одеса: „Наука і техніка”, 2004. – 64 с.
2. Аналоговые интегральные микросхемы: Справочник / Б.П.Кудряшов, Ю.В.Назаров, Б.В.Тарабрин, В.А.Убышев. – М.: Радио и связь, 1981. – 160с.